## Original document

# SIMULATION SYSTEM

Patent number:

JP63049851

Publication date:

1988-03-02

Inventor:

AYABE SAKAE; TSUDERA SHIYOUJI

Applicant:

HITACHI ELECTR ENG

Classification:

- international:

G06F11/26; G06F11/28; G06F11/26; G06F11/28; (IPC1-7): G06F11/26; G06F11/28;

G06F15/20

- european:


Application number: JP19860193630 19860819 Priority number(s): JP19860193630 19860819

View INPADOC patent family

Report a data error here

#### Abstract of JP63049851

PURPOSE: To perform the simulation in an environment equivalent to that of a real device by executing the simulation in synchronism with a hardware simulator means and a program simulator means while exchanging the I/O data between both simulator means. CONSTITUTION: A program simulator means 14 performs simulation of a control program by means of the input data received from the hardware simulated by a hardware simulator means 10 not by the prepared data. While the means 10 simulates the hardware working by means of the input data given from a processor simulated by the means 14 not by the prepared data. Then the synchronism is secured by the time information between the simulating actions of both means 14 and 10. Thus it is possible to attain a simulation system that simulates the hardware working and the control program under the conditions approximately equal to the environment of a real device of a subject system.



Data supplied from the esp@cenet database - Worldwide

## 19 日本国特許庁(JP)

⑪特許出願公開

# ⑩ 公 開 特 許 公 報 (A)

昭63 - 49851

@Int\_Cl.4

識別記号

广内黎理番号

43公開 昭和63年(1988)3月2日

G 06 F 11/26

11/28 15/20

340

7368-5B 7343-5B D-7230-5B

審査請求 未請求 発明の数 1 (全5頁)

②発明の名称

シミユレーションシステム

願 昭61-193630 创特

1990世 願 昭61(1986)8月19日

明 綾 部 ⑫発 者

栄

東京都千代田区大手町2丁目6番2号 日立電子エンジニ

アリング株式会社内

児 四発 明 者 津 寺 省

東京都千代田区大手町2丁目6番2号 日立電子エンジニ

アリング株式会社内

日立電子エンジニアリ 願 ②出 人

東京都千代田区大手町2丁目6番2号

ング株式会社

弁理士 梶山 70代 理 佶 是 人

外1名

叨-細

1.発明の名称

シミュレーションシステム

#### 2.特許副泉の範囲

(1) プロセッサにより、制御プログラムに従って 1以上のハードウェアを制御するようにしてなる 対象システムの動作の模擬を行うためのシミュレ ーションシステムであって、論理定義データによ って論則を定義された前記ハードウエアの動作の 模擬を行うためのハードウエアシミュレータ手段 と、前記プロセッサによる前記制御プログラムの 実行動作を模擬するためのプログラムシミュレー タ手段とを有し、前記プログラムシミュレータ手 段および前記ハードウエアシミュレータ手段によ り、相互に前記ハードウェアおよび前記プロセッ サとの間のエノOデータおよび同期用の時間情報 をそれぞれ交換しつつ、前記プロセッサによる前 記制御プログラムの実行動作の模擬および前記ハ ードウエアの動作の模擬を相互に同期をとりなが ら並行して行うようにしてなるシミュレーション

ソステム。

#### 3. 発明の詳細な説明

[産業上の利用分野]

この発明は、プロセッサにより、制御プログラ ムに従って1以上のハードウェアを制御するよう にしてなるシステムの動作の模擬を行うためのシ ミュレーションシステムに関する。

#### [従来の技術]

近年、ロボットシステムのように、プロセッサ (例えばマイクロプロセッサ)により、制御プロ グラムに従って1以上のハードウェアを制御する ようにしてなるシステムが多くなっている。

このようなシステムの開発において、従来は、 制御プログラムと、それにより制御されるハード ウエアのテストおよびディッグを、それぞれの問 発段階で別々に行っている。

具体的には、ハードウェアに関しては、大型計 算機システム上でソフトウエアにより実現される シミュレーションシステムを用い、論理定義デー タによってハードウェアの論理を定義するととも

に、予め予測して別途作成した入力データ(プロセッサの出力データ、換音すれば制御プログラムからの出力データ)を入力し、ハードウエアの動作を模擬させることにより、ハードウエアのテストとデバッグを行っている。

同様に、制御プログラムに関しては、大型計算機システム上でソフトウェアにより実現されるシミュレーションシステムを用い、予め予測して別途作成したハードウェアからの入力データを入力し、プロセッサによる制御プログラムの実行動作を模擬させることにより、制御プログラムのテストとデバッグを行っている。

#### [解決しようとする問題点]

しかし、ハードウェアに関しては、ハードウェ ア単体の動作の模擬を充分に行うことができても、 制御プログラムとの絡みの充分な模擬は不可能で あるため、システムの実機環境におけるハードウ ェアのテストとデバッグの完璧を則すことは困難 である。

また、制御プログラムに関しては、そのテスト

とデバッグを完全に行うには、実際のハードウェアからの人力データ (ハードウェアの状態) の時間的変化に対応させて、時間と関連付けた人力データを用意する必要があるが、その人力データの作成が容易でない。

しかも、用意できる入力データにはおのずと限 界があるので、ハードウェア側のあらゆる状態に 関連させて制御プログラムのテストとデバッグを 完全に行うことは実際上不可能であった。

このようなことから、別個に行った模擬によってハードウェアおよび制御プログラムの正常は 確認されても、システムの開発の最終段階で、実際にハードウェアとプロセッサとを接続して制定 でログラムを走らせると、直ちにシステムが正常 に動作することは稀であり、殆どの場合、制御で ログラムまたはハードウェアの手直しが必要となる。

#### [発明の目的]

したがって、この発明の目的は、そのような従来の問題点を解決すべく、対象としているシステ

ムの実機環境と同等な環境において、そのハードーウェアの動作および制御プログラムの実行動作の 模擬を行うことができるシミュレーションシステムを提供することにある。

# [問題点を解決するための手段]

前記は来の問題があった。 がよっては、プロートのでは、プロートでは、アロートのでは、アロートのでは、アロートのでは、アロートのでは、アロートのでは、アロートのでは、アロートをでは、アロートのでは、アロートのでは、アロートをでは、アローをでは、アロー 実行動作の模擬および前記ハードウェアの動作の 模擬を相互に同期をとりながら並行して行う構成 とされるものである。

## [作川]

このように、この発明のシミュレーションシステムにおいては、ハードウェアと制御プログラムがそれぞれ独立に模擬されるのではなく、ハードウェアシミュレータ手段とプログラムシミュレータ手段との間で「ノOデータを交換させつつ、ハードウェアの動作と制御プログラムの実行動作との模擬が同期をとりながら実行される。

つまり、プログラムシミュレータ手段は、予め 用意されたハードウエアからの入力データを用い て模擬を行うのではなく、ハードウエアシミュレ ータ手段により模擬されたハードウエアからの入 力データを用いて制御プログラムの模擬実行を行 う。

間様に、ハードウエアシミュレータ手段は、予め用意された人力データを用いて模擬を行うのではなく、プログラムシミュレータ手段により模擬

されたプロセッサ(もしくは制御プログラム)からの人力データを用いて、ハードウエアの動作の 模擬を行う。

このように、この発明のシミュレーションシステムによれば、対象システムの実機環境とほぼ同じ条件下にて、ハードウエアの動作および制御プログラムの模擬実行を行い、ハードウエアと制御プログラムとの絡みとタイミングも含めてハードウエアおよび制御プログラムのテストとデバッグを行うことができる。

また、従来のように、ハードウェアおよび制御 プログラムのテストおよびデバッグのための大量 の人力データを予め作成する必要がないので、シ ステムのテストとデバッグを効率的に行うことが できる。

#### [実施例]

以下、図面を参照し、この発明の一実施例について説明する。

第1図は、この発明のシミュレージョンシステ ムの機能的構成を簡略化して示す概略プロック図 である。第2図は、このシミュレーションシステムが実現される計算機システムの簡略化したシステム構成図である。

まず、第2図において計算機システムについて 説明すれば、1はメモリであり、これにはシステムパス2を介して中央放箕処理装置(CPU) 3 およびチャネル4が接続されている。チャネル4 には、ディスク制御装置5を介して磁気ディスク 装置6が接続されている。

各部の機能などは標準的であるから、その説明 は割愛する。

つぎに、第1図を参照して、このシミュレーションシステムについて説明するが、これは前記計算機システム上でソフトウエアによって実現されるので、以下の説明において第2図も適宜参照する。

10は対象システムのハードウエアの動作を模 概するためのハードウエアシミュレータである。 このハードウエアシミュレータ10は計算機シス テム上でソフトウエアによって実現されるもので

あり、そのためのプログラムはある磁気ディスク 装置 B からメモリ1の特定領域にロードされCP U3により実行される。

12はハードウエアシミュレータ10のデータファイルとしての論理定義ファイルであり、対象システムのハードウエアの論理定義データを格納している。この論理定義ファイル12は、実際にはある磁気ディスク装置6が割り当てられる。この論理定義データは、模擬開始に先立って論理定義ファイル12よりメモリ1の特定領域にロードされる。

14はプログラムシミュレータであり、これは 対象システムのプロセッサによる制御プログラム の実行動作を模擬するためのものである。このプ ログラムシミュレータ14は計算機システム上で ソフトウエアによって実現されるものであり、そ のためプログラムはある磁気ディスク装置 B から メモリ1の特定領域にロードされてCPU3によ り実行される。

16はプログラムシミュレータ14のデータフ

---イルとしてのプログラムファイルであり、対象 システムの制御プログラムを格納している。この プログラムファイル16は、実際には、ある磁気 ディスク装置 6 が割り当てられる。この制御プロ グラムも、その模擬実行に先立ってプログラムファイル16よりメモリ1の特定領域にロードされる。

ハードウエアシミュレータ10とプログラムシミュレータ14との間では、ハードウエアからプロセッサへの人力データ18とプロセッサからの出力データ20(両方を1/0データと総称することがある)および時間情報22が交換される。

この時間情報22は、ハードウエアシミュレータ10による模擬動作とプログラムシミュレータ 14による模擬動作との同期をとるために必要な ものである。

通常、ハードウエアシミュレータ10とプログラムシミュレータ14は模擬実行速度がかなり遊うので、そのような同期化の手段が必要となるわけである。

前記時間情報22を得るために、例えば各シミュレータ10、14に、その起動時から動作を開始するソフトウエア時計が用意されている。ただし、CPU3の内蔵する実時間時計機構を利用し、各シミュレータ10、14からそれを参照することによって、時間情報22の交換を行うようにしてもよい。

24はハードウエアシミュレータ10およびプログラムシミュレータ14の起動、停止などの制御を行う制御部である。この制御部24も、実際には計算機システム上でソフトウエアによって実現されるものである。

以下、このシミュレーションシステムによる模 援動作について説明する。

制御部24によって各シミュレータ10、14 が起動されると、同時に1/0データ(18、2 0)および時間情報22も初期化され、模擬動作 が始まる。この起動は、対象システムの電源投入 に相当する。

なお、計算機システムのハードウエア上の制約

から、実際には、各シミュレータを実現するためのプログラムはCPU3によって時分割的に実行されるが、説明を簡単にするために、各シミュレータは起動後、連続的に動作するものとして説明する。

起動したプログラムシミュレータ14は、制御プログラム(起動に先立ち、プログラムファイル18からメモリ1にロードされている)の命令を1語ずつ解釈し、計算機システムのハードウェア資源を利用して模擬的に実行する。

そして、アクセスアドレスから対象としている ハードウエアに対する I / O 命令を検出した場合、 その命令がハードウエアからのデータ人力の命令 であれば入力データ 1 8 を読込み、制御プログラ ムに渡す。逆に、ハードウエアに対するデータ出 力の命令の場合、そのデータを出力データ 2 O と してハードウエアシミュレータ 1 O へ渡す。

また、このような模擬実行中に、プログラムシ ミュレータ14は、時間情報22を参照すること によってハードウエアシミュレータ10により模

擬されているハードウェアの動作状況を把握し、 制御プログラムの模擬実行とハードウェアシミュ レータ10によるハードウェア動作の模擬との同 切をとる。

他方、ハードウエアンミュレータ10は、論理 定義データ(起動に先立ち、論理定義ファイル1 2からメモリ1にロードされている)によってど 義されたハードウエアの論理に従って、プログラムシミュレータ14の出力データ20に対応でした ハードウエアの動作を模擬し、ハードウエアの出 力信号のピット情報をバイトデータに編集し、そ のデータを入力データ18としてプログラムシミュレータ14へ渡す。

また、ハードウエアシミュレータ10は、模擬動作中に時間情報22を参照することによって、プログラムシミュレータ14による制御プログラムの模擬実行動作の状況を認識し、ハードウエアの模擬動作と制御プログラムの模擬実行動作との同期をとる。

このようにして、ハードウェア10およびプロ

グラムシミュレータ 1-4により、対象システムの 実機と同様な環境で、ハードウエア動作および制 御プログラム実行動作の模擬が行われる。

以上、一実施例について説明したが、この発明はそれだけに限定されるものではなく、その要行を逸脱しない範囲内で様々に変形して実施し得るものである。

#### [発明の効果]

ば同じ条作下にて、ハードウェアの動作および制御プログラムの模擬実行を行うシミュレーションシステムを実現できる。

このように、この発明によれば、実際のハード ウェアが完成する前に、ハードウェアと制御プロ グラムとの絡みとタイミングも含めてハードウェ アおよび制御プログラムのテストとデバッグを完 曜に行うことができる。したがって、従来のよう なシステムの開発の母終段階でのハードウェアま たは制御プログラムの手直しは殆ど必要でなくな り、システム開発の効率化を達成できる。

また、テストおよびデバッグのための大量の入力データを予め作成する必要がないので、システムのテストとデバッグを効率的に行うことができる。

#### 4.図面の簡単な説明

第1図は、この発明のシミュレーションシステムの一実施例の機能的構成を簡略化して示す機略 ブロック図、第2図はそのシミュレーションシステムが実現される計算機システムの簡略化したシ ステム構成図である。

10…ハードウエアシミュレータ、12…論即 定義ファイル、14…プログラムシミュレータ、 16…プログラムファイル、18…人力データ、 20…出力データ、22…時間情報。

### 特許出願人

日立電子エンジニアリング株式会社

代理人 弁理士 棍 山 佶 是 弁理士 山 本 富士男

**菜 図** 

